Data Fields |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t F_EXR:1 |
| vuint16_t __pad0__:3 |
| vuint16_t F_CMU1_FHL:1 |
| vuint16_t __pad1__:1 |
| vuint16_t F_PLL1:1 |
| vuint16_t F_FLASH:1 |
| vuint16_t F_LVD45:1 |
| vuint16_t F_CMU0_FHL:1 |
| vuint16_t F_CMU0_OLR:1 |
| vuint16_t F_PLL0:1 |
| vuint16_t F_CHKSTOP:1 |
| vuint16_t F_SOFT:1 |
| vuint16_t F_CORE:1 |
| vuint16_t F_JTAG:1 |
| } B |
| } | FES |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t POR:1 |
| vuint16_t __pad0__:7 |
| vuint16_t F_COMP:1 |
| vuint16_t F_LVD27_IO:1 |
| vuint16_t F_LVD27_FLASH:1 |
| vuint16_t F_LVD27_VREG:1 |
| vuint16_t F_LVD27:1 |
| vuint16_t F_SWT:1 |
| vuint16_t F_LVD12_PD1:1 |
| vuint16_t F_LVD12_PD0:1 |
| } B |
| } | DES |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t D_EXR:1 |
| vuint16_t __pad0__:3 |
| vuint16_t D_CMU1_FHL:1 |
| vuint16_t __pad1__:1 |
| vuint16_t D_PLL1:1 |
| vuint16_t D_FLASH:1 |
| vuint16_t D_LVD45:1 |
| vuint16_t D_CMU0_FHL:1 |
| vuint16_t D_CMU0_OLR:1 |
| vuint16_t D_PLL0:1 |
| vuint16_t D_CHKSTOP:1 |
| vuint16_t D_SOFT:1 |
| vuint16_t D_CORE:1 |
| vuint16_t D_JTAG:1 |
| } B |
| } | FERD |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:8 |
| vuint16_t D_COMP:1 |
| vuint16_t D_LVD27_IO:1 |
| vuint16_t D_LVD27_FLASH:1 |
| vuint16_t D_LVD27_VREG:1 |
| vuint16_t D_LVD27:1 |
| vuint16_t D_SWT:1 |
| vuint16_t D_LVD12_PD1:1 |
| vuint16_t D_LVD12_PD0:1 |
| } B |
| } | DERD |
|
int16_t | RGM_reserved0 [4] |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:4 |
| vuint16_t AR_CMU1_FHL:1 |
| vuint16_t __pad1__:1 |
| vuint16_t AR_PLL1:1 |
| vuint16_t AR_FLASH:1 |
| vuint16_t AR_LVD45:1 |
| vuint16_t AR_CMU0_FHL:1 |
| vuint16_t AR_CMU0_OLR:1 |
| vuint16_t AR_PLL0:1 |
| vuint16_t AR_CHKSTOP:1 |
| vuint16_t AR_SOFT:1 |
| vuint16_t AR_CORE:1 |
| vuint16_t AR_JTAG:1 |
| } B |
| } | FEAR |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:8 |
| vuint16_t AR_COMP:1 |
| vuint16_t AR_LVD27_IO:1 |
| vuint16_t AR_LVD27_FLASH:1 |
| vuint16_t AR_LVD27_VREG:1 |
| vuint16_t AR_LVD27:1 |
| vuint16_t AR_SWT:1 |
| vuint16_t AR_LVD12_PD1:1 |
| vuint16_t AR_LVD12_PD0:1 |
| } B |
| } | DEAR |
|
int16_t | RGM_reserved1 [2] |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:4 |
| vuint16_t SS_CMU1_FHL:1 |
| vuint16_t __pad1__:1 |
| vuint16_t SS_PLL1:1 |
| vuint16_t SS_FLASH:1 |
| vuint16_t SS_LVD45:1 |
| vuint16_t SS_CMU0_FHL:1 |
| vuint16_t SS_CMU0_OLR:1 |
| vuint16_t SS_PLL0:1 |
| vuint16_t SS_CHKSTOP:1 |
| vuint16_t SS_SOFT:1 |
| vuint16_t SS_CORE:1 |
| vuint16_t SS_JTAG:1 |
| } B |
| } | FESS |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:8 |
| vuint16_t BOOT:1 |
| vuint16_t __pad1__:4 |
| vuint16_t DRUND_FLA:1 |
| vuint16_t __pad2__:1 |
| vuint16_t DRUNC_FLA:1 |
| } B |
| } | STDBY |
|
union { |
| vuint16_t R |
| struct { |
| vuint16_t __pad0__:4 |
| vuint16_t BE_CMU1_FHL:1 |
| vuint16_t __pad1__:1 |
| vuint16_t BE_PLL1:1 |
| vuint16_t BE_FLASH:1 |
| vuint16_t BE_LVD45:1 |
| vuint16_t BE_CMU0_FHL:1 |
| vuint16_t BE_CMU0_OLR:1 |
| vuint16_t BE_PLL0:1 |
| vuint16_t BE_CHKSTOP:1 |
| vuint16_t BE_SOFT:1 |
| vuint16_t BE_CORE:1 |
| vuint16_t BE_JTAG:1 |
| } B |
| } | FBRE |
The documentation for this struct was generated from the following file:
1.7.5.1 
